1.一種用于串行總線系統(tǒng)（1）的用戶站（10；30）的發(fā)送-接收裝置（12）的發(fā)送信號評估模塊（125），其中發(fā)送模塊（121）被設計用于將數(shù)字發(fā)送信號（txd_int）作為模擬差分信號（can_h，can_l）發(fā)送到所述總線系統(tǒng)（1）的總線（40）上，以向所述總線系統(tǒng)（1）的至少一個其他用戶站（10；20；30）發(fā)送消息（45），其中所述數(shù)字發(fā)送信號（txd_int）的比特在第一通信階段（451）中具有比在所述發(fā)送信號（txd_int）的第二通信階段（452）中更長的比特持續(xù)時間（t_bt1），其中所述發(fā)送信號評估模塊（125）具有：
2.根據(jù)權(quán)利要求1所述的發(fā)送信號評估模塊（125），其中所述延遲塊（1252）具有由延遲單元（1253）構(gòu)成的延遲鏈，所述延遲單元形成振蕩器模塊（124）的延遲單元（1241）的副本，所述振蕩器模塊與所述mici塊（1251）連接，用于時鐘控制所述mici塊（1251）的解碼。
3.根據(jù)權(quán)利要求2所述的發(fā)送信號評估模塊（125），其中所述延遲后的發(fā)送信號（txd_del）相比于所述第一發(fā)送信號（txd；txd_b）被延遲了所述振蕩器模塊（124）的時鐘（vco）的預定數(shù)量的時鐘。
4.根據(jù)上述權(quán)利要求中任一項所述的發(fā)送信號評估模塊（125），其中所述同步塊（1254）具有：
5.根據(jù)權(quán)利要求4所述的發(fā)送信號評估模塊（125），其中所述同步塊（1254）還具有d觸發(fā)器（1259），用于基于由所述邊沿檢測器（1255）輸出的信號為所述發(fā)送模塊（121）產(chǎn)生所述數(shù)字發(fā)送信號（txd_int）。
6.根據(jù)上述權(quán)利要求中任一項所述的發(fā)送信號評估模塊（125），其中所述mici塊（1251）被設計用于解碼時而為nrz編碼的第一發(fā)送信號（txd；txd_b），以及解碼時而為脈寬調(diào)制的第一發(fā)送信號（txd；txd_b）的脈寬調(diào)制符號。
7.根據(jù)上述權(quán)利要求中任一項所述的發(fā)送信號評估模塊（125），其中所述mici塊（1251）被布置用于在所述第一通信階段（451）中解碼所述第一發(fā)送信號（txd；txd_b）并在所述第二通信階段（452）中解碼所述第一發(fā)送信號（txd；txd_b）。
8.根據(jù)上述權(quán)利要求中任一項所述的發(fā)送信號評估模塊（125），
9.一種發(fā)送/接收裝置（12），具有：
10.根據(jù)權(quán)利要求9所述的發(fā)送/接收裝置（12），其中所述mici塊（1251）被布置用于在第一通信階段（451）中解碼所述消息（45），并在第二通信階段（452）中解碼所述消息（45）。
11.根據(jù)權(quán)利要求9或10所述的發(fā)送/接收裝置（12），其中所述發(fā)送模塊（121）被設計用于在所述消息（45）的第一通信階段（451）中利用與所述第二通信階段（452）中不同的物理層（451_p）來產(chǎn)生所述模擬差分信號（can_h，can_l）。
12.一種用于串行總線系統(tǒng)（1）的用戶站（20），具有：
13.根據(jù)權(quán)利要求12所述的用戶站（20），其中所述用戶站（20）被設計用于在總線系統(tǒng)（1）中進行通信，在所述總線系統(tǒng)中，至少暫時保證用戶站（10，20，30）對所述總線系統(tǒng)（1）的總線（40）的獨占、無沖突訪問。
14.一種在串行總線系統(tǒng)（1）中以差分信號（can_h，can_l）發(fā)送消息（45）的方法，其中所述方法利用發(fā)送/接收裝置（12）執(zhí)行，所述發(fā)送/接收裝置具有發(fā)送模塊（121）和發(fā)送信號評估模塊（125），所述發(fā)送信號評估模塊具有mici塊（1251）、延遲塊（1252）和同步塊（1254），以及其中所述方法具有以下步驟：